مقاله طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0?180?18?m CMOS

    —         —    

ارتباط با ما     —     لیست پایان‌نامه‌ها

... دانلود ...

بخشی از متن مقاله طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0?180?18?m CMOS :

محل انتشار: چهاردهمین کنفرانس دانشجویی مهندسی برق ایران

تعداد صفحات:6

نویسنده(ها):

مریم قرایی جمعه یی – دانشگاه تهران گروه مهندسی برق الکترونیک و کامپیوتر

چکیده:

دراین مقاله طراحی یک تقویت کننده ی نمونه بردار و نگهداربا نرخ نمونه برداری 20MS/S و دقت بیش از 11 بیت در تمامی گوشه های PVT ارائه می شود انتخاب توپولوژی مناسب برای OTA بایاس مدار جبران سازی و مدار CMFB به تفصیل شرح داده می شوند برای داشتن سرعت بالا و بهره مناسب از ساختار Folded Cascode دو طبقه برای OTA استفاده شدها ست در گوشه TT و دمای 27 درجه پهنای باند حلقه باز OTA برابر 156MHz و حد فاز 79 درجه است سوئیچینگ خروجی مدار S&H بصورت تفاضلی 18 Vp-p بوده جریان مصرفی مدار 167mA و SNR نهایی 7432dB می باشد.

لینک کمکی